- Progettazione e analisi di Reti Logiche Combinatorie (RLC) con una o con più di una uscita. Minimizzazione delle funzioni d’uscita utilizzando sia mappe di Karnaugh, sia il metodo tabellare di Quine Mc Cluskey. Utilizzazione del software di minimizzazione ESPRESSO.- Timing di Reti Logiche Combinatorie organizzate a blocchi per operazioni di addizione con propagazione e previsione di riporto con architettura PIPELINE. Metodica della registrazione delle uscite di RLC. Simulazione software tramite il programma LOGIC WORKS.- Progettazione ed analisi di Reti Logiche Sequenziali Sincrone anche con più linee di ingresso e di uscita. Descrizione e sintesi tramite diagramma degli stati.- Codici numerici per segnalare errori e circuito di codifica di Hamming per correggere errore singolo.- Affidabilità dei sistemi: un esempio di aumento dell’affidabilità di un banco di memoria mediante utilizzo del codice di Hamming.- Tecnologie e limiti di principio alla miniaturizzazione. Probe Station e Camere Pulite per la validazione dei wafer di silicio. Il problema del test e della configurazione di circuiti integrati CMOS con elevato livello di integrazione: concetto di Boundary Scan (JTAG).- CPLD ed FPGA: progettazione mediante Software MAX+PLUS II della ditta ALTERA.

F. Meddi - Copia dei lucidi di Elettronica Digitale - Dip. Fisica. Ronald J. Tocci, "Digital Systems, Principles and Applications", Prentice-Hall Inc. J.F. Wakerley - Digital design: Principles and Practices - Prentice Hall. P. Horowitz e W. Hill, "The art of electronics", Cambridge University Press. Capilano Computing, http://www.capilano.com "LogicWorks 4", Addison-Wesley. Altera, MAX+PLUS II, http://www.altera.com.