Docente
|
MEDDI FRANCO
(programma)
- Reti logiche combinatorie (RLC) a piu’ uscite: Minimizzazione simultanea delle funzioni logiche d’uscita con Mappe di Karnaugh e algoritmo di Quine Mc Cluskey
Software: - ESPRESSO; - BOOLE-DEUSTO
- Timing di Reti Logiche: organizzate a blocchi logici per Operazioni logiche ed aritmetiche (unità ALU); Addizione con propagazione e con previsione di riporto; Architetture di RLC con “Registrazione” e con PIPELINE.
Software: - LOGIC WORKS;
- Codici numerici: Bit di parità per segnalare errori; Circuito di codifica di Hamming per correggere errori: caso di singolo errore singolo;
- Reti logiche sequenziali (RLS): Sintesi di macchine a stati finiti (FSM) secondo le architetture di Moore e di Mealy; Diagrammi di stato.
- Tecnologie e limiti: Considerazioni generali e di principio su miniaturizzazione; Probe Station e camere pulite per la validazione dei wafer, Boundary Scan (JTAG) per il test e la configurazione di circuiti integrati con elevato livello di integrazione;
- Affidabilita’: Cenni; Profilo della probabilità di guasto a “ vasca da bagno”; Un esempio di aumento dell’affidabilita’ per un banco di memoria mediante codifica di Hamming;
- CPLD ed FPGA: Progettazione mediante Software della ditta ALTERA (MAX+PLUS II) utilizzando schematico; Cenni di VHDL.
- Ronald J. Tocci, "Digital Systems, Principles and Applications",
Prentice-Hall Inc.
- John F. Wakerly, "Digital Design, Principles & Practices",
Prentice-Hall Inc.
- P. Horowitz e W. Hill, "The art of electronics",
Cambridge University Press.
- Capilano Computing, http://www.capilano.com
"LogicWorks 4", Addison-Wesley.
- Altera, MAX+PLUS II, http://www.altera.com
|